GERİ DÖN

Ders Öğretim Planı

Dersin Kodu Dersin Adı Dersin Türü Yıl Yarıyıl AKTS
505024632014 VLSI CIRCUIT DESIGN Seçmeli Ders Grubu 4 7 5,00

Dersin Seviyesi

Lisans

Dersin Sunulduğu Dil

Dersin Amacı

Bu dersin amacı, lisans öğrencilerine çok büyük ölçekli entegre (VLSI) devrelerin hızlı uygulamaları için tasarım tekniklerini ve araçlarını tanıtmaktır.

Dersi Veren Öğretim Görevlisi/Görevlileri

Öğrenme Çıktıları

1 VLSI devreler için tasarım tekniklerini anlayabilme
2 VLSI devreler için tasarım araçlarını kullanabilme
3 VLSI devre tasarımında tecrübe kazanma

Öğretim Sistemi

Birinci Öğretim

Dersin Ön Koşulu Olan Dersler

Yok

Ders İçin Önerilen Diğer Hususlar

Yok

Dersin İçeriği

Çok büyük ölçekli tümleşik (VLSI) devrelerin, MOS teknolojisinin ve mantığın hızlı uygulamaları için tasarım teknikleri. Yapılandırılmış tasarım. Tasarım kuralları, yerleşim prosedürleri. Tasarım yardımcıları: yerleşim, tasarım kuralı kontrolü, mantık ve devre simülasyonu. Zamanlama. Test edilebilirlik. Devreleri geliştirmek ve düzenlemek için projeler.

Haftalık Ayrıntılı Ders İçeriği

Hafta Konular (Teorik) Uygulama Öğretim Yöntem ve Teknikleri Ön Hazırlık
1 CMOS Teknolojisine ve Düzenine Giriş: entegre devre teknolojisi, temel MOS transistörleri, CMOS üretimi Tanıtım
2 CMOS Teknolojisine ve Düzenine Giriş: entegre devre teknolojisi, temel MOS transistörleri, CMOS üretimi Benzetim uygulamaları
3 MOS Devrelerinin Temel Elektriksel Özellikleri: dreyn-kaynağa karşı akım ilişkileri, MOS eşik voltajının yönleri, geçiş transistörü, NMOS ve CMOS invertör, MOS devre modeli, CMOS'ta Kilitleme Benzetim uygulamaları
4 MOS Devre Tasarım Süreçleri: MOS katmanları, Çubuk diyagramları, Ölçeklenebilir CMOS Tasarım Kuralları, Sembolik diyagramlar Benzetim uygulamaları
5 MOS Devre Tasarım Süreçleri: MOS katmanları, Çubuk diyagramları, Ölçeklenebilir CMOS Tasarım Kuralları, Sembolik diyagramlar Benzetim uygulamaları
6 Temel Devre Kavramları: Sheet direnci, katmanların alan kapasitansları, evirici gecikmeleri, büyük kapasitif yüklerin sürülmesi, yayılma gecikmeleri Benzetim uygulamaları
7 Alt Sistem Tasarımı ve Düzeni: bölümleme ve tasarım basitleştirme, anahtar mantığı, kapı mantığı, kombinasyonel mantık, saat ayarlı sıralı mantık, alt sistem tasarım süreçleri dahil mimari sorunlar Benzetim uygulamaları
8 Ara sınav
9 Alt Sistem Tasarımı ve Düzeni: bölümleme ve tasarım basitleştirme, anahtar mantığı, kapı mantığı, kombinasyonel mantık, saat ayarlı sıralı mantık, alt sistem tasarım süreçleri dahil mimari sorunlar Benzetim uygulamaları
10 Tasarım Süreci İllüstrasyonu - Hesaplamalı Öğeler: tasarım süreci örnekleri, düzenlilik, bir ALU alt sisteminin tasarımı, çeşitli toplayıcılar, çoklayıcılar Benzetim uygulamaları
11 Bellek, kayıtlar ve Sistem Zamanlamasının Yönleri: yaygın olarak kullanılan depolama / bellek öğeleri, bellek hücrelerinin dizilerini oluşturma, kat planlaması, kayıt dizileri, RAM dizileri, sistem zamanlama konuları Benzetim uygulamaları
12 Test edilebilirlik: sistem bölümleme, test edilebilirlik için tasarım, kombinasyonel mantığı ve sıralı mantığı test etme, test yönergeleri için pratik tasarım, tarama tasarım teknikleri Benzetim uygulamaları
13 Analog CMOS Devrelerine Giriş: akım aynaları, CMOS Op-Amp aşamaları, transistör boyutlandırma ve oranlama, AC ve DC analizi Benzetim uygulamaları
14 Analog CMOS Devrelerine Giriş: akım aynaları, CMOS Op-Amp aşamaları, transistör boyutlandırma ve oranlama, AC ve DC analizi Benzetim uygulamaları
15 Genel tekrar Benzetim uygulamaları
16 Final sınavı

Ders Kitabı / Malzemesi / Önerilen Kaynaklar

Ders kitabı: Douglas A. Pucknell and Kamran Eshraghian, Basic VLSI Design e/3, Prentice Hall 1994 Yardımcı kitap: Kang and Y. Leblebici, CMOS Digital Integrated Circuits: Analysis and Design Neil H. E. Weste and Kamran Eshraghian, Principles of CMOS VLSI Design: A Systems Perspective e/2, Addison-Wesley, 1992

Planlanan Öğrenme Aktiviteleri ve Metodları

Değerlendirme

Yarıyıl (Yıl) İçi Etkinlikleri Adet Değer
Ara Sınav 1 100
Toplam 100
Yarıyıl (Yıl) Sonu Etkinlikleri Adet Değer
Final Sınavı 1 100
Toplam 100
Yarıyıl (Yıl) İçi Etkinlikleri 40
Yarıyıl (Yıl) Sonu Etkinlikleri 60

Staj Durumu

Yok

İş Yükü Hesaplaması

Etkinlikler Sayısı Süresi (saat) Toplam İş Yükü (saat)
Ara Sınav 1 2 2
Final Sınavı 1 2 2
Derse Katılım 14 4 56
Proje Hazırlama 1 25 25
Bireysel Çalışma 14 1 14
Ara Sınav İçin Bireysel Çalışma 1 15 15
Final Sınavı içiin Bireysel Çalışma 1 25 25
Toplam İş Yükü (saat) 139

Program ve Öğrenme Çıktıları İlişkisi

PÇ 1 PÇ 2 PÇ 3 PÇ 4 PÇ 5 PÇ 6 PÇ 7 PÇ 8 PÇ 9 PÇ 10 PÇ 11 PÇ 12 PÇ 13 PÇ 14 PÇ 15 PÇ 16 PÇ 17 PÇ 18
ÖÇ 1 5 4 4
ÖÇ 2 5 4
ÖÇ 3 5 4
* Katkı Düzeyi : 1 Çok düşük 2 Düşük 3 Orta 4 Yüksek 5 Çok yüksek